Tantangan pembuat chip menghadapi hukum moore

Setiap beberapa tahun ada cerita tentang bagaimana Hukum Moore - konsep bahwa jumlah transistor di suatu daerah berlipat ganda setiap dua tahun atau lebih - sedang sekarat. Kisah-kisah seperti itu telah ada selama beberapa dekade, tetapi kami masih terus melihat chip baru dengan lebih banyak transistor setiap beberapa tahun, sesuai jadwal.

Sebagai contoh, pada bulan Februari Intel memperkenalkan chip transistor 4, 3 miliar yang disebut Xeon E7v2 atau Ivytown pada die 541 milimeter persegi menggunakan proses 22nm. Satu dekade lalu, Intel Xeon kelas atas, dikenal sebagai Gallatin, adalah chip 130nm dengan 82 juta transistor pada die 555 milimeter persegi. Itu tidak cukup dengan menggandakan setiap dua tahun, tapi itu dekat.

Tentu saja, itu tidak berarti itu akan terus bekerja selamanya, dan memang, pembuatan chip sedang melalui beberapa perubahan besar yang mempengaruhi manufaktur dan desain chip, dan semua ini akan memiliki dampak jangka panjang pada pengguna.

Paling jelas, sudah lama jelas bahwa kecepatan clock tidak semakin cepat. Bagaimanapun, Intel memperkenalkan chip Pentium pada tahun 2004 yang berjalan pada 3, 6 GHz; hari ini Core i7 top-end perusahaan berjalan pada 3, 5 GHz dengan kecepatan turbo maksimum 3, 9 GHz. (Tentu saja, ada beberapa orang yang melakukan overclock, tapi itu selalu terjadi.)

Sebagai gantinya, desainer bereaksi dengan menambahkan lebih banyak inti pada chip dan dengan meningkatkan efisiensi setiap inti individu. Saat ini, bahkan chip terendah yang dapat Anda peroleh untuk desktop atau laptop adalah chip dual-core, dan versi quad-core sudah biasa. Bahkan di ponsel, kita sekarang melihat banyak bagian quad-core dan bahkan octa-core.

Itu bagus untuk menjalankan banyak aplikasi pada saat yang sama (multi-tasking) atau untuk aplikasi yang benar-benar dapat memanfaatkan banyak inti dan utas, tetapi sebagian besar aplikasi masih tidak melakukan itu. Pengembang - terutama mereka yang membuat alat pengembang - telah menghabiskan banyak waktu untuk membuat aplikasi mereka bekerja lebih baik dengan banyak core, tetapi masih ada banyak aplikasi yang sebagian besar bergantung pada kinerja single-threaded.

Selain itu, pengembang prosesor menempatkan lebih banyak core grafis dan core khusus lainnya (seperti yang mengkodekan atau mendekode video, atau mengenkripsi atau mendekripsi data) di dalam prosesor aplikasi, dalam apa yang sebagian besar industri telah disebut pemrosesan heterogen. AMD, Qualcomm, dan MediaTek semuanya telah mendorong konsep ini, yang memang masuk akal untuk beberapa hal. Ini tentu saja membantu dalam integrasi - membuat chip lebih kecil dan lebih haus daya; dan tampaknya masuk akal dalam prosesor seluler - seperti yang besar. Pendekatan LITTLE yang dilakukan ARM di mana ia menggabungkan inti yang lebih kuat tetapi lebih haus daya dengan yang hanya membutuhkan sedikit daya. Bagi banyak dari kita, mendapatkan chip yang menggunakan daya lebih sedikit untuk kinerja yang sama - dan karena itu perangkat seluler yang menggunakan daya baterai lebih lama, adalah masalah besar.

Penggunaan sejumlah besar core - baik core grafis atau core x86 khusus - tentu memiliki dampak besar pada komputasi kinerja tinggi, di mana hal-hal seperti papan Nvidia Tesla atau Xeon Phi Intel (Knight's Corner) Intel memiliki dampak yang sangat besar. Memang, sebagian besar superkomputer top saat ini menggunakan salah satu dari pendekatan ini. Tapi itu masih hanya berfungsi untuk jenis penggunaan tertentu, terutama untuk aplikasi terutama untuk aplikasi yang menggunakan perintah SIMD (instruksi tunggal, beberapa data). Untuk hal-hal lain, pendekatan ini tidak berhasil.

Dan bukan hanya chip yang tidak bisa berjalan lebih cepat. Di sisi manufaktur, ada hambatan lain untuk menempatkan lebih banyak transistor pada cetakan. Selama dekade terakhir, kami telah melihat segala macam teknik baru untuk pembuatan chip, bergerak dari campuran tradisional silikon, oksigen, dan aluminium ke teknik baru seperti "silikon tegang" (di mana para insinyur merentangkan atom silikon), menggantikan gerbang dengan material gerbang K / logam tinggi, dan yang terbaru bergerak dari gerbang planar tradisional menuju gerbang 3-D yang dikenal sebagai FinFET atau "TriGate" dalam bahasa Intel. Dua teknik pertama sekarang digunakan oleh semua pembuat chip canggih, dengan pengecoran berencana untuk memperkenalkan FinFET di sekitar tahun depan, mengikuti pengenalan Intel 2012.

Salah satu alternatif disebut FD-SOI (silicon-on-insulator), teknik yang didorong oleh ST Microelectronics, yang menggunakan lapisan isolasi tipis antara substrat silikon dan saluran untuk memberikan kontrol listrik yang lebih baik dari transistor kecil, dalam teori memberikan kinerja yang lebih baik dan daya yang lebih rendah. Namun sejauh ini, sepertinya tidak memiliki momentum dari pabrikan besar yang dimiliki FinFET.

Akhir-akhir ini, Intel telah membuat masalah besar tentang seberapa jauh ke depan di pembuatan chip, dan memang mulai pengiriman volume produksi Core mikroprosesor pada proses 22nm dengan teknologi TriGate sekitar dua tahun lalu dan berencana untuk mengirimkan produk 14nm di babak kedua tahun ini. Sementara itu, pengecoran chip besar merencanakan produksi 20nm dalam volume akhir tahun ini menggunakan transistor planar tradisional, dengan 14 atau 16nm produk dengan FinFET dijadwalkan untuk tahun depan.

Intel telah memamerkan slide yang menunjukkan seberapa jauh ke depan pada kepadatan chip, seperti ini dari hari analis:

Tapi para pengecoran tidak setuju. Berikut slide dari panggilan investor terbaru TSMC, mengatakan itu dapat menutup kesenjangan tahun depan.

Jelas, hanya waktu yang akan menjawab.

Sementara itu, mendapatkan ukuran die yang lebih kecil lebih sulit dengan alat litografi tradisional yang digunakan untuk mengetsa garis ke dalam chip silikon. Immersion lithography, yang telah digunakan industri selama bertahun-tahun, telah mencapai batasnya, sehingga vendor sekarang beralih ke "pola ganda" atau bahkan lebih banyak lintasan untuk mendapatkan dimensi yang lebih baik. Meskipun kami telah melihat sedikit kemajuan akhir-akhir ini, langkah yang telah lama ditunggu-tunggu menuju litografi ultraviolet ekstrem (EUV), yang seharusnya menawarkan kontrol yang lebih baik, masih bertahun-tahun lagi.

Hal-hal seperti FinFET dan beragam pola membantu membuat generasi chip berikutnya, tetapi dengan biaya yang meningkat. Memang, sejumlah analis mengatakan bahwa biaya per transistor produksi pada 20nm mungkin bukan perbaikan dibandingkan biaya pada 28nm, karena kebutuhan untuk pola ganda. Dan struktur baru seperti FinFET kemungkinan juga akan lebih mahal, setidaknya di awal.

Akibatnya, banyak pembuat chip mencari metode yang lebih eksotis untuk meningkatkan kepadatan bahkan jika teknik Hukum Moore tradisional tidak berhasil.

Memori flash NAND menggunakan teknologi proses paling canggih sehingga sudah mengalami masalah serius dengan penskalaan horizontal konvensional. Solusinya adalah membuat string NAND vertikal. Sel-sel memori individual tidak akan menjadi lebih kecil, tetapi karena Anda dapat menumpuk begitu banyak di atas satu sama lain - semua pada substrat yang sama - Anda mendapatkan kerapatan yang jauh lebih besar dalam jejak yang sama. Sebagai contoh, chip NAND 3D 16-lapisan yang diproduksi pada proses 40nm akan kira-kira setara dengan chip NAND 2D konvensional yang dibuat pada proses 10nm (proses paling maju yang digunakan sekarang adalah 16nm). Samsung mengatakan sudah memproduksi V-NAND (Vertical-NAND), dan Toshiba dan SanDisk akan mengikuti apa yang disebutnya p-BiCS. Micron dan SK Hynix juga mengembangkan 3D NAND, tetapi tampaknya akan fokus pada 2D NAND standar untuk beberapa tahun ke depan.

Perhatikan bahwa ini tidak sama dengan menumpuk chip 3D. Memori DRAM juga mengenai dinding penskalaan, tetapi memiliki arsitektur berbeda yang memerlukan satu transistor dan satu kapasitor di setiap sel. Solusinya di sini adalah menumpuk beberapa chip memori DRAM fabrikasi di atas satu sama lain, mengebor lubang melalui substrat, dan kemudian menghubungkannya menggunakan teknologi yang disebut melalui-silikon-vias (TSVs). Hasil akhirnya adalah sama - kepadatan lebih tinggi dalam tapak yang lebih kecil - tetapi ini lebih merupakan proses pengemasan yang canggih daripada proses fabrikasi baru. Industri berencana untuk menggunakan teknik yang sama ini untuk menumpuk memori di atas logika, tidak hanya untuk memotong jejak, tetapi juga untuk meningkatkan kinerja dan mengurangi daya. Salah satu solusi yang mendapat banyak perhatian adalah Hybrid Memory Cube dari Micron. Akhirnya, penumpukan chip 3D dapat digunakan untuk membuat chip ponsel yang kuat yang menggabungkan CPU, memori, sensor, dan komponen lainnya dalam satu paket, tetapi masih ada banyak masalah untuk diselesaikan dengan pembuatan, pengujian, dan pengoperasian yang disebut heterogen ini. Tumpukan 3D.

Tapi generasi berikutnya dari teknik yang telah dibicarakan pembuat chip itu tampak jauh lebih eksotis. Pada konferensi chip, Anda mendengar banyak tentang Directed Self Assembly (DSA), di mana bahan-bahan baru benar-benar akan merakit diri menjadi pola transistor dasar - setidaknya untuk satu lapisan chip. Kedengarannya seperti fiksi ilmiah, tetapi saya tahu sejumlah peneliti yang percaya ini sebenarnya tidak jauh sama sekali.

Sementara itu, peneliti lain melihat kelas bahan baru - dikenal sebagai semikonduktor III-V dalam gaya manufaktur yang lebih tradisional; sementara yang lain melihat struktur semikonduktor yang berbeda untuk menambah atau mengganti FinFET, seperti kawat nano.

Metode lain untuk mengurangi biaya adalah membuat transistor pada wafer yang lebih besar. Industri ini telah melalui transisi semacam itu sebelum pindah dari wafer 200mm ke wafer 300mm (berdiameter sekitar 12 inci) sekitar satu dekade lalu. Sekarang, ada banyak pembicaraan tentang pindah ke wafer 450mm, dengan sebagian besar produsen wafer besar dan pemasok alat membuat konsorsium untuk melihat teknologi yang diperlukan. Transisi semacam itu harus mengurangi biaya produksi, tetapi akan membawa biaya modal yang tinggi karena akan membutuhkan pabrik baru dan generasi baru alat pembuat chip. Intel memiliki pabrik di Arizona yang akan mampu memproduksi 450mm, tetapi telah menunda memesan alat, dan banyak vendor alat menunda penawaran mereka, sehingga kemungkinan bahwa produksi nyata pertama wafer 450mm tidak akan sampai 2019 atau 2020 paling awal.

Itu semua tampaknya semakin sulit, dan lebih mahal. Tapi itulah yang terjadi pada pembuatan semikonduktor sejak awal. Pertanyaan besarnya adalah selalu apakah peningkatan kinerja dan kepadatan tambahan akan sebanding dengan biaya tambahan di bidang manufaktur.

ISSCC: Memperluas Hukum Moore

Cara memperpanjang Hukum Moore adalah topik utama pada konferensi Sirkuit Solid State International (ISSCC) bulan lalu. Mark Horowitz, seorang profesor Universitas Stanford dan pendiri Rambus, mencatat bahwa alasan kami memiliki komputasi dalam segala hal saat ini adalah karena komputasi menjadi murah, karena Hukum Moore dan aturan Dennard tentang penskalaan. Ini telah menimbulkan harapan bahwa perangkat komputasi akan menjadi lebih murah, lebih kecil dan lebih kuat. (Stanford telah merencanakan kinerja prosesor dari waktu ke waktu di cpudb.stanford.edu).

Namun dia mencatat bahwa frekuensi clock mikroprosesor berhenti melakukan penskalaan sekitar 2005 karena kepadatan daya menjadi masalah. Insinyur mencapai batas daya nyata - karena mereka tidak dapat membuat chip lebih panas, jadi sekarang semua sistem komputasi terbatas daya. Seperti yang dia katakan, penskalaan daya - tegangan catu daya - berubah sangat lambat.

Kecenderungan pertama industri untuk memecahkan masalah ini adalah mengubah teknologi. "Sayangnya saya tidak optimis bahwa kita akan menemukan teknologi untuk menggantikan CMOS untuk komputasi, " katanya, untuk masalah teknis dan ekonomi. Satu-satunya cara untuk meningkatkan operasi per detik, oleh karena itu, adalah mengurangi energi per operasi, katanya, menunjukkan ini sebabnya semua orang memiliki prosesor multi-core saat ini, bahkan di ponsel mereka. Tetapi masalahnya adalah Anda tidak dapat terus menambahkan core karena Anda dengan cepat mencapai titik pengembalian yang semakin berkurang dalam hal energi kinerja dan area mati. Desainer CPU telah mengetahui hal ini selama beberapa waktu dan telah mengoptimalkan CPU untuk waktu yang lama.

Horowitz berkata kita seharusnya tidak melupakan energi yang digunakan oleh memori. Dalam presentasinya, ia menunjukkan gangguan energi untuk prosesor 8-core yang tidak dikenal saat ini di mana core CPU menggunakan sekitar 50 persen energi dan memori on-die (L1, L2, dan cache L3) menggunakan 50 persen lainnya. Ini bahkan tidak termasuk memori sistem DRAM eksternal, yang bisa berakhir menjadi 25 persen dari total penggunaan energi sistem.

Banyak orang berbicara tentang menggunakan perangkat keras khusus (seperti ASIC), yang bisa seribu kali lebih baik dalam hal energi per operasi dibandingkan dengan CPU tujuan umum. Tetapi seperti yang dicatat Horowitz, efisiensi di sini sebagian karena digunakan untuk aplikasi spesifik (seperti pemrosesan modem, pemrosesan gambar, kompresi video dan dekompresi) yang pada dasarnya tidak terlalu banyak mengakses memori. Itulah mengapa ini sangat membantu dengan energi - ini bukan tentang perangkat keras, ini tentang memindahkan algoritme ke ruang yang jauh lebih terbatas.

Berita buruknya adalah ini berarti aplikasi yang Anda buat terbatas. Berita baiknya adalah Anda mungkin dapat membangun mesin yang lebih umum yang dapat menangani aplikasi semacam ini dengan "lokalitas tinggi, " yang berarti mereka tidak perlu mengakses memori. Dia menyebut ini sebagai Model Komputasi Sangat Lokal dan "aplikasi stensil" yang dapat berjalan di atasnya. Ini tentu saja memerlukan model pemrograman baru. Stanford telah mengembangkan bahasa khusus domain, kompiler yang dapat membangun aplikasi stensil ini dan menjalankannya di FPGA dan ASIC.

Juga di konferensi ISSCC, Ming-Kai Tsai, Ketua dan CEO MediaTek, mengatakan bahwa orang telah bertanya sejak awal 1990-an berapa lama Hukum Moore sebenarnya akan bertahan. Tetapi seperti yang dikatakan Gordon Moore di ISSCC pada tahun 2003, "Tidak ada eksponensial yang selamanya. Tapi kita bisa menunda selamanya." Industri ini telah melakukan pekerjaan besar mempertahankan Hukum Moore kurang lebih, katanya. Biaya transistor terus mengalami penurunan historisnya. Dengan biaya 100 gram beras (sekitar 10 sen), Anda hanya dapat membeli 100 transistor pada 1980, tetapi pada 2013 Anda bisa membeli 5 juta transistor.

Tsai mengatakan perangkat seluler telah mencapai puncaknya karena prosesor tidak dapat berjalan secara efisien pada kecepatan di atas 3 GHz dan karena teknologi baterai belum banyak meningkat. MediaTek telah mengatasi masalah ini dengan menggunakan multicore CPU dan heterogen multiprocessing (HMP). Dia mengatakan perusahaan memperkenalkan prosesor HMP 8-core sejati pertama pada tahun 2013, dan awal minggu ini, mengumumkan prosesor 4-core menggunakan teknologi PTP (Kinerja, Thermal dan Power) untuk lebih meningkatkan kinerja dan mengurangi daya. Dia juga berbicara tentang kemajuan pesat dalam konektivitas. Banyak aplikasi seluler yang sebelumnya tidak mungkin sekarang dapat digunakan karena peningkatan ini dalam jaringan WLAN dan WWAN, katanya.

MediaTek bekerja pada berbagai teknologi untuk "Cloud 2.0" termasuk solusi pengisian nirkabel, "Aster" SoC untuk perangkat yang dapat dipakai (berukuran hanya 5, 4x6, 6 milimeter), dan sistem heterogen sebagai bagian dari HSA Foundation, katanya. Cloud 2.0, menurut Tsai, akan ditandai oleh lebih banyak perangkat - khususnya perangkat yang dapat dikenakan - dengan lebih banyak radio; lebih dari 100 radio per orang pada tahun 2030.

Tantangan besar untuk Cloud 2.0 adalah energi dan bandwidth, kata Tsai. Yang pertama akan membutuhkan sistem terintegrasi, perangkat keras dan solusi perangkat lunak yang inovatif; teknologi baterai yang lebih baik; dan beberapa bentuk pemanenan energi. Yang kedua akan membutuhkan penggunaan spektrum yang tersedia secara lebih efisien, jaringan adaptif dan konektivitas yang lebih andal.

Apa pun yang terjadi dengan pembuatan chip, pasti akan mengarah pada aplikasi baru dan keputusan baru yang akan dihadapi pembuat chip, desainer produk, dan akhirnya pengguna akhir.