Intel melihat jalan untuk memperpanjang hukum moore ke 7nm

Sementara memberikan sedikit detail tentang rencana produksinya di masa depan, Intel menggunakan pertemuan investor minggu lalu untuk menekankan kembali betapa pentingnya memandang Hukum Moore, pernyataan dari pendiri bersama Gordon Moore bahwa kepadatan chip akan berlipat ganda setiap dua tahun. Perusahaan berbicara tentang bagaimana proses produksinya 14nm, yang sekarang digunakan untuk Core M-nya dan jalur Broadwell yang akan datang lebih luas, menunjukkan skala penskalaan generasi penuh dan mengatakan mereka mengharapkan penskalaan yang sama dari node 10 dan 7nm di masa depan, meskipun peningkatan pengeluaran modal diperlukan pada setiap node.

CEO Brian Krzanich memulai pertemuan dengan berbicara tentang bagaimana Hukum Moore akan mencapai ulang tahun ke 50 tahun depan dan mengatakan itu tetap menjadi salah satu keharusan strategis utama bagi perusahaan. "Adalah tugas kami untuk mempertahankannya selama mungkin, " katanya.

Tetapi sebagian besar jatuh ke Bill Holt (di atas), manajer umum kelompok teknologi dan manajemen, untuk menjelaskan bagaimana perusahaan akan sampai di sana.

Holt mencatat masalah yang dimiliki Intel dalam meningkatkan teknologi 14nm, mencatat butuh lebih dari 2, 5 tahun untuk mendapatkan proses 14nm pada hasil yang baik, bukan irama dua tahun yang normal. Saat ini, hasil 14 nm masih tidak sebagus yang didapat perusahaan pada 22 nm, tetapi "dalam kisaran yang sehat" dan mulai menyatu dengan proses sebelumnya, yang menurutnya merupakan proses menghasilkan tertinggi Intel yang pernah ada. Akibatnya, katanya, biaya pembuatan bagian-bagian itu sedikit lebih tinggi pada Q4, yang akan berdampak pada margin awal tahun depan, tetapi ia berharap untuk mengubah nanti pada 2015. "Pengurangan biaya yang sebenarnya tetap mungkin dilakukan dalam lingkungan padat modal, "Kata Holt.

Mengikuti beberapa presentasi yang saya lihat di Forum Pengembang Intel beberapa bulan yang lalu, Holt menjelaskan mengapa simpul 14nm benar-benar menyusut, bahkan ketika ia menyetujui nomenklatur 14nm pada dasarnya tidak ada artinya. "Tidak ada yang 14 tentang itu, " katanya.

Tetapi dibandingkan dengan pendahulunya Hasnm 22nm, pitch antara sirip dalam desain FinFET dikurangi menjadi 0, 70x (yang ia catat adalah tujuannya, karena pengurangan 30 persen di setiap dimensi akan menghasilkan separuh penuh dari area suatu mati, dengan asumsi itu memiliki jumlah transistor yang sama), tetapi bahwa nada gerbang hanya menyusut menjadi 0, 78x. Tetapi, ia mencatat, nada interkoneksi ditingkatkan lebih jauh dari normal ke 0, 65x (dari 80nm ke 52 nm) dan kombinasinya membuat chip penuh mendekati 50 persen lebih kecil penuh (semua hal lain dianggap sama). Dia mencatat ini bervariasi di berbagai bagian chip, dengan penskalaan SRAM sebesar 0, 54x, tetapi interkoneksi dan grafik menunjukkan penskalaan yang lebih banyak.

Untuk mewujudkannya, Intel membuat transistor dari sirip yang lebih sedikit, lebih kencang, dan lebih panjang untuk membuat transistor. Dengan kata lain, sirip tidak hanya menjadi lebih dekat bersama, mereka sekarang lebih panjang.

Perubahan lain dalam versi ini termasuk penggunaan celah udara "disengaja" antara komponen pertama kali oleh Intel, memungkinkan kinerja interkoneksi yang lebih baik.

Membandingkan chip Broadwell 14nm ke versi Haswell 22nm, Holt mengatakan chip baru itu memiliki 35 persen lebih banyak transistor - 1, 3 miliar - tetapi 37 persen lebih kecil, jadi ini menunjukkan peningkatan kepadatan transistor sebesar 2, 2x dengan tambahan transistor yang mengarah ke hal-hal seperti ditingkatkan kinerja grafis.

Secara keseluruhan, katanya, Anda harus "benar-benar mendapatkan skala" untuk mengurangi biaya - area di mana Holt mengatakan ia yakin Intel lebih unggul dari pesaing seperti Samsung dan Taiwan Semiconductor Manufacturing Corp (TSMC). Dia mengatakan biaya per transistor masih turun dan bahkan sedikit di bawah garis tren historis di 14nm, dan diprediksi akan terus berada di bawah garis di 10nm dan di 7nm. Dan, katanya, node baru akan memberikan tidak hanya biaya, tetapi juga peningkatan kinerja. Setidaknya melalui 7nm, katanya, "kita dapat terus memberikan janji-janji Hukum Moore."

Dalam presentasi lain, Chief Financial Officer Stacy Smith menjelaskan tingginya biaya untuk sampai ke setiap simpul baru, menunjukkan pengeluaran modal relatif yang diperlukan untuk menghasilkan setiap simpul. Dia mengatakan itu semakin sulit dan lebih padat modal.

Dia mencatat bahwa ada "kenaikan" dalam biaya mulai dari 22 nm, karena perlunya multi-pola (kebutuhan untuk menggunakan litografi beberapa kali pada lapisan tertentu dari cetakan), tetapi mengatakan jumlah mulai wafer telah turun sejak node 32nm karena ukuran die rata-rata tertimbang sekarang lebih kecil. Secara keseluruhan, meskipun, 14nm node sekitar 30 persen lebih padat modal daripada generasi sebelumnya, tetapi chip dasar adalah 37 persen lebih kecil.

Secara total, Intel akan menghabiskan sekitar $ 11 miliar dalam pengeluaran modal pada tahun 2014 dengan rencana untuk menghabiskan sekitar $ 10, 5 miliar pada tahun 2015. Sekitar $ 7, 3 miliar dari biaya tahun 2014 adalah untuk membangun kapasitas produksi, dengan sisanya digunakan untuk penelitian dan pengembangan untuk simpul masa depan dan untuk pengembangan 450mm wafer dan pengeluaran perusahaan khas seperti gedung perkantoran dan komputer.

Pengeluarannya sangat banyak, katanya, sehingga sebagian karena itu sekarang hanya ada empat perusahaan di dunia yang menciptakan pembuatan logika terdepan: Intel, Global Foundries, Samsung, dan TSMC.

Dalam pertanyaan setelah presentasi mereka, eksekutif Intel berhati-hati untuk tidak memberikan terlalu banyak informasi. Ditanya tentang biaya dan kemungkinan beralih ke litografi EUV, Holt mengatakan grafik biaya "sengaja ambigu" karena mereka tidak tahu seberapa jauh di bawah biaya historis per garis transistor node berikutnya akan. Dia mengatakan dia yakin mereka bisa mendapatkan di bawah garis tanpa EUV, "tapi aku tidak mau."

Krzanich mengatakan perusahaan itu berpikir bahwa pihaknya memberi sinyal terlalu banyak niatnya kepada industri mengenai rencana 14nmnya, jadi "kami akan sedikit lebih bijaksana dalam memberikan informasi" tentang simpul-simpul manufaktur baru. Dia tidak akan berkomitmen pada irama Tick / Tock perusahaan yang akrab dari merilis node proses baru satu tahun dan arsitektur baru tahun berikutnya, meskipun Smith mengatakan perusahaan mengharapkan untuk berada pada "irama yang cukup normal" dan "akan berbicara tentang 10 nm dalam 12 atau 18 bulan ke depan bila sesuai."

3D NAND dan Road to 10TB SSD

Di bidang teknologi lain, Rob Crooke, manajer umum Intel Non-Volatile Memory Solutions Group (di atas), membahas teknologi 3D baru dalam pembuatan chip NAND yang digunakan dalam SSD dan perangkat serupa. Dia menyarankan bahwa perangkat solid-state "hanya pada awal kurva adopsi" dan mengatakan bahwa data ingin lebih dekat ke CPU dengan ekonomi yang adil membuat mereka terpisah.

Dia mencatat bahwa Intel membuat SSD pertamanya - model 12 megabyte - pada tahun 1992 dan mengatakan teknologi saat ini 200.000 kali lebih padat hari ini. Teknologi Intel saat ini - dikembangkan dalam usaha patungan dengan Micron - menciptakan chip memori NAND 256 gigabit menggunakan teknologi 3D. Dalam teknologi ini, memori disimpan dalam kubus transistor daripada desain "kotak-kotak" tradisional dan melibatkan 32 lapisan bahan dengan sekitar 4 miliar lubang untuk menyimpan bit. Akibatnya, katanya, Anda dapat membuat 1 terabyte penyimpanan dalam sekitar 2mm dan lebih dari 10TB dalam faktor bentuk SSD tradisional.

Selain ukurannya yang kecil, Crooke mengatakan SSD menawarkan peningkatan kinerja yang sangat besar, dengan mengatakan penyimpanan NAND 4 inci dapat menghasilkan 11 juta IOPS (operasi input / output per detik), yang sebaliknya membutuhkan penyimpanan hard drive tradisional sepanjang 500 kaki. (Dia mencatat bahwa sementara hard drive terus menjadi lebih padat, mereka belum benar-benar mendapatkan kecepatan.)