Intel berbicara tentang produk berbasis lengan, 10nm, dan seterusnya

Dari sudut pandang manufaktur, mungkin berita terbesar di Intel Developer Forum minggu lalu adalah rencana perusahaan untuk produksi 10nm, dan terutama bahwa perusahaan sekarang akan menawarkan akses ke IP fisik ARM Artisan. Yang terakhir ini penting karena menunjukkan bahwa pihak ketiga yang menggunakan proses 10nm Intel akan memiliki akses ke core ARM Cortex paling canggih dan teknologi terkait. Intel mengumumkan bahwa LG Electronics akan menjadi pelanggan 10nm pertama; berencana untuk membangun platform seluler berdasarkan proses Intel. Ini menunjukkan bahwa Intel bermaksud untuk bersaing lebih banyak dengan TSMC, Samsung, dan GlobalFoundries dalam membuat prosesor seluler berbasis ARM.

Pengumuman itu datang dari Zane Ball, general manager Intel Custom Foundry. Saya menemukan itu cukup menarik, tetapi saya juga tertarik dengan presentasi yang dia dan Senior Fellow Intel Mark Bohr berikan pada teknologi canggih perusahaan.

Bohr membahas kemajuan yang telah dibuat Intel dalam produksi 10nm, dengan mengatakan perusahaan berencana pengiriman volume produk 10nm pertama pada paruh kedua tahun depan. Lebih menarik, ia mengatakan bahwa untuk proses 10nm perusahaan mendapatkan perbaikan historis dalam skala gerbang transistor, dan benar-benar melihat skala area transistor logika yang lebih baik (yang didefinisikan sebagai gerbang pitch kali tinggi sel logika), daripada yang secara historis telah mampu melakukan setiap generasi.

Bohr mengatakan bahwa ketika penskalaan telah melambat di beberapa pesaingnya, teknologi 10nm Intel bisa menjadi hampir satu generasi penuh di depan proses 10nm dari pengecoran lain.

(Bagian dari ini adalah pertanyaan penamaan, karena para pengecoran menggunakan nama-nama 14nm, 16nm dan 10nm meskipun pengukuran itu tidak mengacu pada bagian spesifik dari proses lagi. Perhatikan bahwa TSMC dan Samsung sekarang keduanya menjanjikan bahwa 10nm mereka proses akan siap tahun depan, sedangkan secara historis mereka berada di belakang Intel. Kami tidak akan benar-benar dapat melihat seberapa baik proses sampai produk nyata tersedia, tentu saja.)

Sudah jelas bahwa waktu antara node tampaknya meluas, dengan irama "tik-tok" dari proses baru sekarang setiap dua tahun, dengan perubahan arsitektur mikro di antara tidak lagi berlaku. Intel sebelumnya telah mengumumkan akan mengirim CPU 14nm generasi ketiga tahun ini (Kaby Lake, mengikuti Skylake dan Broadwell).

Bohr mengatakan perusahaan memiliki proses "14+" yang memberikan peningkatan kinerja proses 12 persen. Dia juga menyarankan bahwa proses 10nm sebenarnya akan datang dalam tiga jenis, mendukung produk baru seiring waktu.

Bohr juga berbicara tentang bagaimana proses 10nm akan mendukung berbagai fitur, termasuk transistor yang dirancang untuk kinerja tinggi, kebocoran rendah, tegangan tinggi, atau desain analog, dan dengan berbagai opsi interkoneksi. Perusahaan belum mengungkapkan angka kinerja nyata untuk chip 14nm berikutnya yang diharapkan akhir tahun ini, yang dikenal sebagai Kaby Lake; dan bahkan mengatakan lebih sedikit untuk versi 10nm yang diharapkan tahun depan, yang dikenal sebagai Cannonlake.

Sangat bagus untuk melihat kemajuan yang akan datang, tetapi tentu saja ini adalah perlambatan dari kecepatan yang kami harapkan sebelumnya. Di Intel Developer Forum pada 2013, perusahaan mengatakan akan memiliki chip 10nm yang mulai diproduksi pada 2015, dan 7nm berikut pada 2017.

Satu hal yang menghambat teknologi adalah kurangnya keberhasilan penerapan sistem litografi EUV. EUV mampu menggambar garis yang lebih halus karena menggunakan cahaya dengan panjang gelombang yang lebih kecil daripada litografi perendaman 193nm tradisional. Tetapi sampai saat ini, sistem EUV belum berhasil digunakan untuk pembuatan volume, yang mengarah ke lebih banyak pola ganda litografi tradisional, yang menambah langkah dan kompleksitas.

Bohr telah mencatat bahwa EUV tidak akan siap untuk produksi 10nm, dan mengatakan Intel sedang mengembangkan proses 7nmnya agar kompatibel dengan semua proses litografi imersi tradisional (dengan lebih banyak pola yang diperlukan) atau dengan EUV di beberapa lapisan. Dia baru-baru ini mengatakan kepada Semiconductor Engineering bahwa masalah dengan EUV adalah waktu kerja dan wafer per jam, dan mengatakan jika EUV dapat menyelesaikan masalah tersebut, pembuatan dapat dilakukan dengan biaya total lebih rendah.

Pada sebuah panel di konferensi, Bohr mencatat bahwa jumlah lapisan perendaman meningkat pada kecepatan yang dramatis, dan mengatakan ia berharap dan mengharapkan bahwa pada 7nm, EUV dapat menggantikan atau memperlambat pertumbuhan lapisan perendaman.