Intel kiat teknologi proses 14nm, arsitektur mikro skala besar

Di Forum Pengembang Intel minggu lalu, sejumlah insinyur Intel mengungkapkan lebih banyak detail teknis tentang prosesor Core M, keseluruhan mikroarsitektur Broadwell, dan proses 14nm yang mendasarinya.

Insinyur Utama Sr dan Kepala CPU Arsitek Srinivas Chennupaty menjelaskan bagaimana meskipun Broadwell adalah "tick" dalam irama "tick / tock" Intel (yang berarti bahwa itu terutama proses menyusut menjadi 14 nm), mikroarsitektur Broadwell telah diperluas dari arsitektur Haswell digunakan dalam produk 22nm saat ini. Meskipun sebagian besar presentasi adalah pada versi Core M berdaya rendah yang ditujukan untuk tablet, 2-in-1, dan ultrabook tanpa kipas, ia mencatat bahwa arsitektur ini perlu mendukung beragam produk mulai dari tablet hingga server Xeon.

Secara umum, ia mengatakan seluruh arsitektur telah dirancang untuk daya dinamis dan manajemen termal yang lebih baik, dengan pengurangan daya siaga System-on-Chip (SoC) dan jangkauan operasi dinamis yang meningkat, memungkinkannya untuk bekerja dalam rentang daya yang lebih luas.. Inilah sebabnya mengapa versi Core M, yang turun ke peringkat daya total hanya 4, 5 watt, bekerja di sistem tanpa kipas.

Bagian dari ini adalah karena manajemen daya yang ditingkatkan di dalam inti itu sendiri, seperti dalam cara dapat menyesuaikan dengan berbagai kondisi daya sehingga masih bisa mendapatkan "turbo boost" bila perlu tanpa terlalu panas prosesor dan memiliki peningkatan tegangan terintegrasi sepenuhnya. regulator (FIVR) dirancang untuk memvariasikan tegangan dengan cara yang memantau permintaan puncak dan memberikan peningkatan kinerja pada watt rendah. Ini juga menawarkan pemantauan yang lebih baik dari seluruh solusi, termasuk platform controller hub (PCH) atau chipset terpisah, sehingga PCH pada gilirannya dapat membatasi daya untuk fitur-fitur yang terhubung, yang memungkinkan tautan masuk ke kondisi daya rendah untuk hal-hal seperti drive SATA, PCI Express, dan USB. Dan ia memiliki manajemen suhu kulit yang aktif, sehingga chip itu sendiri dapat memonitor suhu dan menyesuaikan penggunaan daya.

Mikroarsitektur itu sendiri bisa mendapatkan kinerja lebih dari generasi Haswell sebelumnya pada frekuensi yang sama, karena fitur-fitur seperti penjadwal out-of-order yang lebih besar, peningkatan prediksi alamat, dan peningkatan dalam perhitungan vektor dan floating point.

Secara keseluruhan, katanya, sementara instruksi single-threaded per siklus hanya sedikit di generasi ini, semua ini menambah sampai pada titik bahwa kinerja single-threaded selama 7 tahun terakhir naik 50% pada kecepatan yang sama.

Perubahan lain termasuk instruksi baru untuk kriptografi dan keamanan, pemantauan yang lebih baik, dan beberapa peningkatan pada ekstensi memori transaksional (dikenal sebagai TSX atau Ekstensi Sinkronisasi Transaksional) dan perintah Virtualisasi (VT-x) yang ada pada generasi sebelumnya.

Chipset PCH yang menyertai Core M dikenal sebagai PCH-LP dan sebenarnya diproduksi pada proses 22nm. Ini dirancang untuk menggunakan daya sekitar 25% lebih sedikit saat idle dan untuk mengurangi daya aktif sekitar 20%. Ini juga mencakup peningkatan dalam penyimpanan audio dan PCI Express.

Secara keseluruhan, katanya, perubahan memungkinkan dua kali pengurangan daya dari yang Anda harapkan dari penskalaan proses tradisional, bersama dengan peningkatan instruksi thread tunggal per jam dan kinerja vektor.

Peningkatan serupa juga telah diterapkan pada grafik, menurut Kepala Sekolah Sr. Engineer dan Arsitek Grafik Aditya Sreenivas. Di sini sekali lagi, tujuannya adalah peningkatan kinerja / watt seperti daya dinamis yang lebih baik dan karakteristik kebocoran, mengoptimalkan operasi tegangan rendah; dan perbaikan mikroarsitektur untuk mengurangi daya dinamis. Dia mencatat bahwa ini dirancang untuk bekerja pada 6 dan 10 watt juga, mungkin mengisyaratkan versi baru yang akan datang.

Arsitektur grafis yang sebenarnya itu sendiri terlihat mirip dengan versi sebelumnya, tetapi versi GT2 yang digunakan dalam implementasi Core M telah meningkat dari 20 menjadi 24 Unit Pelaksana, diorganisasikan sebagai tiga "subslices, " masing-masing dengan 8 EU. (Dalam pembicaraan lain, seorang insinyur Intel yang berfokus pada arsitektur komputasi memberi contoh versi grafik dengan 12 dan 48 EU, yang menyarankan versi masa depan.)

Satu perbedaan penting adalah bahwa versi ini mendukung Direct X 11.2 dan siap DX12 dan mendukung Open GL 4.3 dan Open CL 2.0. Ini harus berarti bahwa hampir semua permainan dan aplikasi harus bekerja dengan grafik di sini, walaupun tidak harus dengan kecepatan yang sama seperti yang Anda lihat pada chip grafis diskrit. Namun secara keseluruhan, perubahan ini dapat menyebabkan peningkatan 40% dalam kinerja grafis dalam beberapa kasus, dibandingkan dengan seri Haswell-Y sebelumnya.

Perubahan besar lainnya adalah dukungan untuk Memori Virtual Bersama (SVM) di bawah OpenCL, yang memungkinkan komponen CPU dan GPU digunakan untuk komputasi. Ini tampaknya pada dasarnya konsep yang sama dengan Arsitektur Sistem Heterogen (HSA), seperti yang didorong oleh AMD dan lain-lain.

Arsitektur baru ini juga memiliki beberapa peningkatan dalam fungsi media, menurut Intel Fellow dan Chief Media Architect Hong Jiang. Dia mengatakan chip memungkinkan untuk hal-hal seperti video Intel Quick Sync dan transcoding video menjadi "2x lebih cepat" dari versi sebelumnya, dengan kualitas yang ditingkatkan. Selain itu, sekarang memiliki dukungan untuk decoding VP8 serta AVC, VC-1, MPEG2, dan MVC untuk video; Decoding JPEG dan Motion JPEG untuk konferensi video dan fotografi digital; dan decoding dan pengkodean HEVC yang dilengkapi GPU untuk hingga 4K 30fps. Selain memungkinkan video 4K, perubahan ini harus memungkinkan pemutaran video Full HD 25% lebih lama.

Tek Proses 14nm

Meskipun Intel memberikan banyak informasi tentang teknologi proses 14nm sebelumnya, Mark Bohr, Senior Fellow Intel, Pengembangan Teknologi Logika, berjalan melalui proses baru dan berbagi informasi lebih lanjut.

"Setidaknya untuk Intel, Hukum Moore terus berlanjut, " katanya, menunjukkan slide yang menunjukkan bahwa Intel telah rata-rata meningkatkan skala 0, 7x dari transistor setiap generasi selama bertahun-tahun dan terus melakukannya. (Perhatikan bahwa jika skala dalam kedua dimensi, Anda akan mendapatkan transistor baru yang sekitar 50% ukuran satu pada generasi sebelumnya, yang merupakan prediksi teknis Hukum Moore.)

Dia berbicara tentang bagaimana ini adalah generasi kedua Intel dalam transistor "Tri-Gate", setelah pengenalan 22nm (Intel menggunakan istilah "Tri-Gate" untuk mencakup transistor di mana saluran dinaikkan di atas substrat, seperti sirip, dan kontrol membungkus di ketiga sisi, struktur yang sebagian besar industri sebut sebagai transistor "FinFET"). Dia mencatat bahwa jarak antara sirip menyusut dari 60nm ke 42nm dalam perpindahan ke proses baru; ketinggian sirip sebenarnya meningkat dari 34nm ke 42nm. (Pada slide di atas, "dielektrik high-k" berwarna kuning; elektroda gerbang logam berwarna biru, menggunakan desain high-k / metal-gate yang telah digunakan Intel sejak node 45nm-nya.)

Pada generasi 14nm, ia mengatakan dimensi kritis terkecil adalah lebar sirip tri-gerbang, yaitu sekitar 8 nm, sedangkan dimensi kritis lainnya berkisar dari 10nm hingga 42nm (untuk jarak antara pusat dari sirip pitch ke pusat) dari pitch sirip berikutnya). Dia mencatat bahwa transistor sering dibuat dengan banyak sirip, dan mengurangi jumlah sirip per transistor menghasilkan peningkatan kepadatan dan kapasitansi yang lebih rendah.

Dalam generasi ini, katanya, nada sirip menurun 0, 7x (dari 60 menjadi 42nm), nada gerbang dengan 0, 87x (dari 90 hingga 70 nm) dan nada interkoneksi sebesar 0, 65x (dari 80 ke 52nm), memberikan total rata-rata di sekitar.7x rata-rata bersejarah. Cara lain untuk melihatnya, katanya, adalah dengan melipatgandakan pitch pitch dan metal pitch, dan di sana dia mengatakan Intel berada di 0, 53 untuk penskalaan area logika, yang menurutnya lebih baik dari biasanya. (Sebagai tambahan, saya juga tertarik bahwa slide Bohr menunjukkan prosesor Core M dengan 1, 9 miliar transistor dalam ukuran die 82 mm2, dibandingkan dengan 1, 3 miliar diagram resmi; Intel PR mengakui kesalahannya, dan mengatakan 1, 3 miliar adalah angka yang benar.)

Ketika melihat biaya per transistor, Bohr setuju bahwa biaya per wafer silikon yang dihasilkan meningkat karena langkah-langkah masking tambahan - dengan beberapa lapisan sekarang membutuhkan pola ganda atau bahkan tiga pola. Tetapi dia mengatakan bahwa sejak node 14nm mencapai lebih baik daripada penskalaan area normal, ia mempertahankan biaya normal per pengurangan transistor.

Memang, ia menunjukkan grafik yang menunjukkan bahwa Intel mengharapkan pengurangan tersebut untuk terus berlanjut di masa depan. Dan, ia terus berpendapat bahwa perubahan juga menghasilkan kebocoran yang lebih rendah dan kinerja yang lebih tinggi dan dengan demikian meningkatkan kinerja per watt, yang katanya meningkat pada 1, 6X per generasi.

Dia mencatat bahwa dalam bergerak dari Haswell-Y ke Core M, Intel akan memiliki cetakan yang 0, 51x ukuran chip sebelumnya jika itu fitur-netral; dengan fitur tambahan yang dirancang, katanya, Core M mencapai penskalaan area die 0, 63x.

Bohr mengatakan 14nm sekarang dalam volume produksi di Oregon dan Arizona dan akan dimulai di Irlandia awal tahun depan. Dia juga mengatakan bahwa walaupun Intel dulu memiliki dua versi transistor - yang bertegangan tinggi dan sangat rendah - sekarang memiliki spektrum fitur dari daya tinggi ke ujung yang lebih rendah dengan transistor yang berbeda, tumpukan interkoneksi, dll.

Sebagian besar dari ini tampaknya menjadi bagian dari dorongan Intel ke dalam ruang pengecoran, di mana ia membuat chip untuk perusahaan lain. Memang, Sunit Rikhi, manajer umum bisnis pengecoran, memperkenalkan Bohr dan kemudian memberikan ceramahnya sendiri yang menunjukkan semua opsi yang ditawarkan Intel. (Meskipun Intel memiliki teknologi canggih, Intel tidak memiliki pengalaman membuat chip berdaya rendah seperti yang dimiliki pesaing seperti TSMC dan Samsung. Jadi, ini menekankan keunggulannya dalam manufaktur 14nm.)

Selanjutnya datang 10nm, dengan Bohr mengatakan bahwa sekarang dalam "fase pengembangan penuh, " dan bahwa "pekerjaannya" bekerja pada proses 7nm.

Dia mengatakan bahwa dia sangat tertarik dengan EUV (extreme ultraviolet lithography) karena potensinya dalam peningkatan penskalaan dan penyederhanaan aliran proses tetapi mengatakan itu tidak siap dalam hal keandalan dan manufakturabilitas. Dia mengatakan bahwa baik node 14nm maupun 10nm tidak menggunakan teknologi itu, meskipun dia ingin. Dia mengatakan bahwa Intel "tidak bertaruh untuknya" untuk 7nm dan dapat memproduksi chip pada simpul itu tanpa itu, meskipun dia mengatakan akan lebih baik dan lebih mudah dengan EUV.

Bohr mengatakan pindah ke 450mm wafer, dari standar 300mm yang sekarang digunakan seluruh industri, akan membantu mengurangi biaya per transistor. Namun, katanya, butuh banyak biaya untuk mengembangkan satu set alat yang lengkap dan semua yang baru dan akan bergantung pada beberapa perusahaan besar yang berkolaborasi untuk menyelesaikan semua ini. Dia mengatakan industri belum cukup setuju pada waktu yang tepat untuk ini, jadi itu beberapa tahun lagi.

Secara keseluruhan, dia mengatakan dia belum melihat akhir dalam penskalaan dan mencatat bahwa para peneliti Intel sedang mencari solusi yang berbeda dalam transistor, pola, interkoneksi, dan memori. Dia mengatakan ada sejumlah makalah teknis yang menarik akhir-akhir ini tentang hal-hal seperti perangkat III-V (menggunakan bahan semikonduktor yang berbeda) dan T-FETs (transistor efek medan tunnel), dan ada "selalu sesuatu yang menarik" yang akan datang.