Video: Pengantar Iknologi (Oktober 2024)
Ada banyak pembicaraan akhir-akhir ini tentang Hukum Moore yang melambat dan tantangan yang dihadapi pembuat chip saat mereka mencoba untuk pindah ke dimensi yang lebih kecil. Tentu saja, PC tidak semakin cepat pada tingkat yang dulu dan tantangan yang dihadapi pembuat chip tidak pernah lebih tinggi. Namun, Intel terus bersikeras bahwa "Hukum Moore Hidup dan Sehat, " ketika berbicara tentang rencananya untuk produksi 10nm dan 7nm. Untuk mencoba mencari tahu apa yang sedang terjadi, saya melihat beberapa ukuran kemajuan, dan mendapat beberapa jawaban berbeda.
Sementara banyak orang mengacaukan Hukum Moore dengan kecepatan, itu sebenarnya ukuran tingkat peningkatan kompleksitas komponen minimum, lebih atau kurang menyatakan bahwa jumlah transistor akan berlipat ganda secara berkala. Dalam makalah awal 1965, penggandaan ini terjadi setiap tahun, meskipun pada tahun 1975, Moore memperbarui proyeksinya menjadi dua kali lipat setiap dua tahun, yang secara umum telah menjadi tanda pembuat chip telah berjuang sejak itu.
Pada hari investor Intel bulan lalu, Bill Holt, wakil presiden eksekutif dan manajer umum kelompok teknologi dan manufaktur, sekali lagi menunjukkan slide yang menunjukkan jumlah transistor "normal" per area terus menurun pada kecepatan yang lebih baik daripada dua kali lipat, meskipun menunjukkan bahwa biaya produksi meningkat bahkan lebih cepat dari yang diharapkan. Hasilnya, katanya, adalah bahwa biaya per transistor tetap pada kecepatan.
Tetapi untuk pertama kalinya yang saya ingat, ia menekankan bahwa berbagai jenis transistor dalam sebuah chip memerlukan jumlah area yang berbeda pada chip, dengan sel memori SRAM sekitar tiga kali lebih padat daripada sel logika. Dia menggunakan pernyataan ini untuk menangkis pertanyaan tentang kepadatan transistor rata-rata dibandingkan dengan chip Apple A9 yang dibuat oleh Samsung atau TSMC.
Untuk melihat lebih dekat, rekan saya John Morris dan saya melihat statistik yang dipublikasikan Intel pada chip-nya sejak 1999, dari Pentium III (dikenal sebagai Coppermine), yang diproduksi pada 180nm, hingga chip Broadwell Core tahun lalu, yang pertama dibuat dengan teknologi 14nm.
Pertama kami melihat Gate Pitch Scaling - jarak minimum antara gerbang yang membentuk transistor. Skala tradisional akan menyarankan bahwa ini menurun 70 persen per generasi untuk mendapatkan skala keseluruhan 50 persen. Pada ukuran ini, jelas bahwa sementara penskalaan berlanjut, kita tidak melihat pengurangan sebanyak yang kita harapkan.
Tetapi teknik lain yang digunakan pembuat chip sedikit berubah. Melihat sel-sel memori SRAM, bagian paling padat dan paling dasar dari sebuah chip, kita dapat melihat bahwa sampai saat ini memberikan kita pengurangan 50 persen per generasi proses, meskipun tampaknya tergelincir.
Dalam beberapa tahun terakhir Intel juga menekankan penskalaan area logika total, yang merupakan produk dari pitch pitch dan pitch minimum interkoneksi logam yang mengarahkan sinyal di sekitar chip tersebut dan menghubungkannya ke dunia luar. Ini masuk akal karena jika skala transistor logika, tetapi interkoneksi tidak mendapatkan yang lebih kecil, ukuran dan biaya chip keseluruhan tidak akan berkurang. Sebagai contoh, proses FinFET 16nm TSMC menggunakan proses logam back-end yang sama dengan chip planar 20nm, sehingga menawarkan sedikit cara menyusut (meskipun lebih cepat dan menggunakan daya lebih sedikit). Dalam hal penskalaan bidang logika, Intel tampaknya tepat sasaran pada generasi terakhir.
Ada banyak cara untuk melihat tren, dan satu hal yang tampak jelas adalah bahwa sekarang dibutuhkan waktu lebih lama untuk sampai ke simpul berikutnya daripada yang diambil dalam 20 tahun terakhir. Alih-alih dua tahun antara node, untuk node 14nm dan 10nm yang akan datang, itu sebenarnya akan lebih dekat ke 2, 5 tahun, dengan chip 10nm dijadwalkan tiba pada paruh kedua 2017.
Intel menunjukkan bahwa dalam jangka panjang - kembali ke mikroprosesor pertama, 4004 - waktu antara generasi baru teknologi chip selalu sedikit fleksibel.
Intel menggunakan slide ini (yang telah ditunjukkan berkali-kali oleh Intel Fellow Mark Bohr) untuk menunjukkan irama Hukum Moore, dari mikroprosesor pertama, Intel 4004, yang menggunakan 2.300 transistor pada proses 10 mikron pada tahun 1971, hingga proses 14nm saat ini. Dalam melihat grafik ini, Intel mengatakan irama rata-rata telah menjadi simpul baru setiap 2, 3 tahun. Dalam pandangan itu, kecepatan 2, 5 tahun untuk 14nm dan 10nm tidak terlalu signifikan. Saya melihatnya dan melihat percepatan Hukum Moore dari sekitar 1995 hingga sekitar 2012, ketika produk Ivy Bridge 22nm pertama mulai muncul. Sekarang irama tampaknya melambat sekali lagi.
(Perhatikan bahwa Intel berhenti memberikan ukuran die dan informasi transistor dengan generasi 14nm yang mengutip masalah kompetitif, sehingga angka terbaru yang kami miliki untuk quad-core berasal dari Haswell 22nm, yang memiliki 1, 4 miliar transistor dalam die 177 mm 2.)
Jadi apakah Hukum Moore melambat? Itu tergantung pada bagaimana Anda melihatnya. Sudah jelas bahwa pada beberapa ukuran langkahnya terlihat melambat, dan bahwa tantangan yang dihadapi pembuat chip semakin sulit dengan setiap generasi. Saat ini hanya empat perusahaan - Intel, GlobalFoundries, Samsung, dan TSMC - yang mengklaim memiliki proses 14 atau 16nm. Membuat chip baru di salah satu proses baru ini lebih mahal dari sebelumnya. Tetapi ada cukup alasan dan insentif yang cukup untuk berharap bahwa kita akan melihat chip 10nm sekitar 2017, dan bahwa chip 7nm, 5nm, dan 3nm akan mengikuti.
