Membuat chip melebihi 14nm

Salah satu hal besar pada Konferensi Sirkuit Solid States States International (ISSCC) minggu ini adalah diskusi tentang bagaimana industri akan membuat prosesor pada 10nm dan di bawahnya, dan apakah melakukan itu akan hemat biaya.

Rekan Senior Intel, Mark Bohr, memberikan ceramah yang sangat tertutup pada panel di mana ia menegaskan kembali keyakinan Intel bahwa Hukum Moore - konsep bahwa kepadatan chip dapat berlipat ganda di setiap generasi berikutnya - terus berlanjut. Seperti yang dikatakan Intel sebelumnya, Bohr mengatakan bahwa ia percaya dapat memproduksi chip pada 10nm dan bahkan 7nm menggunakan alat litografi yang ada, meskipun itu pasti ingin memiliki alat litografi ultraviolet ekstrim (EUV) yang siap untuk 7nm.

Poin besarnya adalah bahwa penskalaan berkelanjutan selalu membutuhkan inovasi baru dalam proses dan desain (seperti pengenalan koneksi tembaga, silikon tegang, gerbang K / logam tinggi, dan teknologi FinFET), dan bahwa inovasi lebih lanjut akan diperlukan untuk melanjutkan scaling ke 10 dan 7nm dan di bawah. Tetapi dia tidak memberikan perincian baru tentang perubahan apa pada proses, bahan, atau struktur yang akan digunakan Intel pada node baru.

Berlawanan dengan beberapa laporan yang dipublikasikan, Bohr tidak benar-benar mengkonfirmasi bahwa Intel akan mengirimkan suku cadang 10nm pada 2016. (Mengingat bahwa Intel mengirimkan chip 14nm pertamanya pada akhir 2014, pengiriman 10nm tahun depan akan cocok dengan irama proses dua tahun yang khas. node; ketika saya bertanya kepada CEO Intel Brian Krzanich apakah irama dua tahun akan berlanjut, dia mengatakan bahwa Intel percaya itu bisa.) Proses 14nm Intel berjalan lebih lambat dari yang diharapkan, dan sementara Bohr mengatakan jalur percontohan 10nmnya menunjukkan peningkatan 50 persen pada throughput dibandingkan dengan di mana 14nm berada pada titik yang sama dalam kemajuannya, perusahaan tidak ingin membuat komitmen yang kuat.

Bohr jelas bahwa dia berharap bahwa tidak hanya akan meningkatkan skala chip, tetapi bahwa sementara biaya membuat setiap wafer akan terus meningkat, peningkatan kepadatan transistor akan cukup sehingga biaya produksi per transistor Intel akan terus menurun cukup untuk membuatnya bermanfaat untuk melanjutkan penskalaan. Dia pernah mengatakan ini sebelumnya, tetapi ini berbeda dengan beberapa perusahaan lain yang lebih skeptis.

Dia menunjukkan bahwa sejarah desain chip mencakup semakin banyak integrasi, dengan desain System-on-Chip (SoC) modern sekarang mengintegrasikan hal-hal seperti tingkat daya yang berbeda, komponen analog, dan sistem input-output tegangan tinggi. Masa depan mungkin cocok untuk chip 2.5D (di mana die terpisah terhubung melalui bus internal pada paket) atau bahkan chip 3D (di mana melalui silikon vias atau TSV menghubungkan beberapa chip mati.) Dia mengatakan sistem seperti itu akan baik untuk sistem integrasi, tetapi buruk untuk biaya rendah.

Bohr mengatakan chip 3D dengan TSV tidak benar-benar berfungsi untuk CPU berkinerja tinggi karena Anda tidak bisa mendapatkan kepadatan TSV yang cukup atau berurusan dengan masalah termal, dan bahkan pada SoC seluler, di mana secara teknis lebih layak, itu belum benar-benar telah digunakan karena menambah terlalu banyak biaya.

Vendor lain memiliki perspektif yang berbeda, seperti yang Anda harapkan.

Kinam Kim, presiden Samsung Electronics menunjukkan bahwa kepadatan - jumlah transistor per area chip - terus meningkat.

Tetapi dia juga menunjukkan bahwa kita mendekati batas teoritis pada 1.5nm, dan bahwa dengan EUV dikombinasikan dengan pencetakan pola empat kali lipat, secara teori dimungkinkan untuk mencapai 3.25nm. Tetapi dia berharap bahwa untuk sampai ke sana, industri akan membutuhkan alat, struktur, dan bahan baru.

Sebagai contoh, ia menyarankan Samsung untuk memindahkan produksi logikanya dari FinFET (yang mulai diproduksi Intel beberapa tahun lalu, dan Samsung baru saja mulai mengirim) ke gerbang-semua-sekitar dan kontak Nanowire sekitar 7 nm, diikuti oleh terowongan FET. Pada saat itu, perusahaan juga sedang mempertimbangkan material baru. Dia mencatat bahwa teknologi DRAM dan NAND sudah mencakup banyak fitur baru, termasuk manufaktur 3D.

Sementara TSMC pengecoran terkemuka tidak memberikan presentasi teknologi khusus, itu juga bekerja pada bahan dan struktur baru saat menyiapkan pengembangan manufaktur 16nm tahun ini, dan node masa depan yang akan datang.

Saya khususnya tertarik pada pandangan yang agak berbeda tentang ke mana arah industri yang diberikan oleh Sehat Sutardja, CEO Marvell Technology Group.

Dia mengeluh bahwa biaya untuk membuat "topeng" (template untuk membuat chip) lebih dari dua kali lipat setiap generasi, dan pada tingkat saat ini, itu bisa mencapai $ 10 juta pada tahun 2018. Sebagai akibat dari biaya topeng ini dan R & D, katanya, membuat SoC pada teknologi FinFET saat ini hanya masuk akal jika volume total masa hidup chip akan sangat besar - 25 juta unit atau lebih. Namun pasar sangat terfragmentasi, sulit bagi sebagian besar perusahaan untuk memiliki volume yang cukup besar.

Sutardja mengatakan bahwa SoC seluler saat ini memiliki "terlalu banyak integrasi untuk kebaikan kita sendiri, " mencatat berapa banyak fitur yang diintegrasikan ke dalam chip seluler (seperti Southbridge untuk koneksi I / O, opsi konektivitas untuk Wi-Fi dan Bluetooth, dan modem) masih belum terintegrasi ke dalam prosesor desktop dan laptop.

Sebagai gantinya, ia mengusulkan langkah industri ke apa yang disebutnya MoChi (untuk Modular Chip), yang akan melibatkan konsep mirip Lego yang menyatukan komponen-komponen individual menjadi "SoC virtual". Ini, katanya, akan memungkinkan pemisahan fungsi komputasi dan non-komputasi, dengan fungsi CPU dan GPU yang dihasilkan pada node yang paling canggih, dan fungsi lainnya di node yang berbeda, lebih murah. Komponen-komponen ini akan terhubung melalui interkoneksi yang akan menjadi perpanjangan dari bus AXI. Ini adalah ide yang menarik, terutama untuk vendor yang lebih kecil, meskipun banyak perusahaan mungkin perlu bergabung untuk membuat ini menjadi standar yang layak.

Mendapatkan chip yang lebih baru dan lebih baik tidak pernah mudah, tetapi tampaknya lebih sulit sekarang daripada sebelumnya, dan tentu saja lebih mahal. Hasilnya bisa jadi lebih sedikit pesaing dan waktu yang lebih lama antara node, tetapi masih terlihat bahwa skala chip akan terus berlanjut.